STMicroelectronics STM32WL5 Series Bedienungsanleitung

Dieses Handbuch passt für folgende Modelle

2

Inhaltsverzeichnis

Andere STMicroelectronics Mikrocontroller Handbücher

STMicroelectronics

STMicroelectronics L6364W Bedienungsanleitung

STMicroelectronics

STMicroelectronics P-NUCLEO-LRWAN2 Bedienungsanleitung

STMicroelectronics

STMicroelectronics STM32F031F4 Bedienungsanleitung

STMicroelectronics

STMicroelectronics STM32F427 Bedienungsanleitung

STMicroelectronics

STMicroelectronics STM32L151CB Bedienungsanleitung

STMicroelectronics

STMicroelectronics STM32F042G4 Bedienungsanleitung

STMicroelectronics

STMicroelectronics STM32F038C6 Bedienungsanleitung

STMicroelectronics

STMicroelectronics STM32 Series Montage- und Bedienungsanleitung

STMicroelectronics

STMicroelectronics STM32F042F4 Bedienungsanleitung

STMicroelectronics

STMicroelectronics 32L4R9IDISCOVERY Bedienungsanleitung

STMicroelectronics

STMicroelectronics ST10 Series Betriebsanleitung

STMicroelectronics

STMicroelectronics STM32F05 series Bedienungsanleitung

STMicroelectronics

STMicroelectronics STM32L151RE Bedienungsanleitung

STMicroelectronics

STMicroelectronics UM1079 Bedienungsanleitung

STMicroelectronics

STMicroelectronics STM32H7 Bedienungsanleitung

STMicroelectronics

STMicroelectronics ST72361 Auto Series Bedienungsanleitung

STMicroelectronics

STMicroelectronics STM32L100RC Bedienungsanleitung

STMicroelectronics

STMicroelectronics STM32F050G6 Bedienungsanleitung

STMicroelectronics

STMicroelectronics STM32L151QCH6 Bedienungsanleitung

STMicroelectronics

STMicroelectronics B-L462E-CELL1 Bedienungsanleitung

STMicroelectronics

STMicroelectronics STM32F469I-DISCO Bedienungsanleitung

STMicroelectronics

STMicroelectronics ST25DV64KC Bedienungsanleitung

STMicroelectronics

STMicroelectronics AN3248 Montage- und Bedienungsanleitung

STMicroelectronics

STMicroelectronics STM32L151CB Bedienungsanleitung

Beliebte Mikrocontroller Handbücher anderer Marken

AMS

AMS AS7261 Demo Kit Bedienungsanleitung

Novatek

Novatek NT6861 Bedienungsanleitung

Espressif Systems

Espressif Systems ESP8266 SDK Einrichtungshandbuch

Nuvoton

Nuvoton ISD61S00 ChipCorder Leitfaden

STMicrolectronics

STMicrolectronics ST7 Assembler Linker Bedienungsanleitung

Texas Instruments

Texas Instruments Chipcon CC2420DK Bedienungsanleitung

Lantronix

Lantronix Intrinsyc Open-Q 865XR SOM Bedienungsanleitung

NEC

NEC 78GK0S/K 1+ Series Montage- und Bedienungsanleitung

Mikroe

Mikroe SEMITECH N-PLC Click Montage- und Bedienungsanleitung

Intel

Intel Agilex Bedienungsanleitung

Cypress

Cypress CY4607 HX2VL Bedienungsanleitung

DIGITAL-LOGIC

DIGITAL-LOGIC MICROSPACE Bedienungsanleitung

Texas Instruments

Texas Instruments TMS320F2837 D Series Bedienungsanleitung

CYPRES

CYPRES CY14NVSRAMKIT-001 Bedienungsanleitung

Texas Instruments

Texas Instruments INA-DUAL-2AMP-EVM Bedienungsanleitung

Espressif Systems

Espressif Systems ESP8266EX Betriebsanleitung

Abov

Abov AC33M8128L Bedienungsanleitung

Laird

Laird BL654PA Bedienungsanleitung

January 2023 RM0453 Rev 5 1/1450

1

RM0453

Reference manual

STM32WL5x advanced Arm®-based 32-bit MCUs

with sub-GHz radio solution

Introduction

This document is addressed to application developers. It provides complete information on

how to use the STM32WL5x microcontrollers memory and peripherals.

STM32WL5x MCUs with integrated sub-GHZ radio operating in the 150 - 960 MHz ISM

band, belong to a family of microcontrollers with different memory sizes, packages and

peripherals.

For ordering information, mechanical and electrical device characteristics, refer to the

corresponding datasheets.

For information on the Arm®Cortex®-Mx cores, refer to the corresponding Arm® Tech n ic a l

Reference Manuals available on http://infocenter.arm.com.

STM32WL5x microcontrollers include ST state-of-the-art patented technology.

Related documents

•STM32WL55xx STM32WL54xx datasheet (DS13293)

For information on the device errata with respect to the datasheet and reference manual,

refer to the STM32WL55xx STM32WL54xx errata sheet (ES0500).

www.st.com

Contents RM0453

2/1450 RM0453 Rev 5

Contents

1 Documentation conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

1.1 General information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

1.2 List of abbreviations for registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

1.3 Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

1.4 Availability of peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

2 Memory and bus architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

2.1 System architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

2.1.1 S0: CPU1 I-bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

2.1.2 S1: CPU1 D-bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

2.1.3 S2: CPU1 S-bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

2.1.4 S3: CPU2 S-bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

2.1.5 S4, S5: DMA-bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

2.2 Boot configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

2.3 CPU2 boot . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

2.4 SRAM erase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

2.5 Memory protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

2.6 Memory organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

2.6.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

2.6.2 Memory map and register boundary addresses . . . . . . . . . . . . . . . . . . 72

2.6.3 CPU1 bit banding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

3 Global security controller (GTZC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

3.1 GTZC introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

3.2 GTZC main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

3.3 GTZC security system architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

3.4 GTZC functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

3.4.1 GTZC block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

3.4.2 GTZC internal signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80

3.4.3 Illegal access definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80

3.4.4 Security controller (TZSC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

3.4.5 Security illegal access controller (TZIC) . . . . . . . . . . . . . . . . . . . . . . . . 84

3.4.6 Power-on/reset state . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

RM0453 Rev 5 3/1450

RM0453 Contents

44

3.4.7 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

3.5 GTZC TZSC registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

3.5.1 GTZC TZSC control register (GTZC_TZSC_CR) . . . . . . . . . . . . . . . . . 85

3.5.2 GTZC TZSC security configuration register

(GTZC_TZSC_SECCFGR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

3.5.3 GTZC TZSC privileged configuration register

(GTZC_TZSC_PRIVCFGR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87

3.5.4 GTZC TZSC unprivileged watermark 1 register

(GTZC_TZSC_MPCWM1_UPWMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

3.5.5 GTZC TZSC unprivileged writable watermark 1 register

(GTZC_TZSC_MPCWM1_UPWWMR) . . . . . . . . . . . . . . . . . . . . . . . . . 89

3.5.6 GTZC TZSC unprivileged watermark 2 register

(GTZC_TZSC_MPCWM2_UPWMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

3.5.7 GTZC TZSC unprivileged watermark 3 register

(GTZC_TZSC_MPCWM3_UPWMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 91

3.5.8 GTZC TZSC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92

3.6 GTZC TZIC registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93

3.6.1 GTZC TZIC interrupt enable register 1 (GTZC_TZIC_IER1) . . . . . . . . . 93

3.6.2 GTZC TZIC status register 1 (GTZC_TZIC_MISR1) . . . . . . . . . . . . . . . 94

3.6.3 GTZC TZIC interrupt status clear register 1 (GTZC_TZIC_ICR1) . . . . . 96

3.6.4 GTZC TZIC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97

4 Embedded flash memory (FLASH) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

4.1 FLASH introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

4.2 FLASH main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

4.3 FLASH functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

4.3.1 Flash memory organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

4.3.2 Empty check . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

4.3.3 Error code correction (ECC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

4.3.4 Read access latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

4.3.5 Adaptive real-time memory accelerator (ART Accelerator) . . . . . . . . . 102

4.3.6 Flash program and erase operations . . . . . . . . . . . . . . . . . . . . . . . . . . 105

4.3.7 Flash main memory erase sequences . . . . . . . . . . . . . . . . . . . . . . . . . 106

4.3.8 Flash main memory programming sequences . . . . . . . . . . . . . . . . . . . 108

4.4 FLASH option bytes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .113

4.4.1 Option bytes description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113

4.4.2 Option bytes programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114

4.4.3 Sub-GHz radio SPI security . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117

Contents RM0453

4/1450 RM0453 Rev 5

4.5 Secure system memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .117

4.5.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117

4.5.2 RSSLIB functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117

4.6 Flash memory protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .118

4.6.1 Readout protection (RDP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118

4.6.2 Proprietary code readout protection (PCROP) . . . . . . . . . . . . . . . . . . 122

4.6.3 Write protection (WRP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123

4.6.4 CPU2 security (ESE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124

4.6.5 Hide protection area (HDPAD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126

4.6.6 CPU1 boot lock chain of trust . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126

4.6.7 CPU2 boot lock chain of trust . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126

4.7 FLASH program erase suspension . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126

4.8 FLASH interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127

4.8.1 Illegal access interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127

4.9 Register access protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128

4.10 FLASH registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129

4.10.1 FLASH access control register (FLASH_ACR) . . . . . . . . . . . . . . . . . . 129

4.10.2 FLASH access control register 2 (FLASH_ACR2) . . . . . . . . . . . . . . . . 130

4.10.3 FLASH key register (FLASH_KEYR) . . . . . . . . . . . . . . . . . . . . . . . . . . 131

4.10.4 FLASH option key register (FLASH_OPTKEYR) . . . . . . . . . . . . . . . . . 131

4.10.5 FLASH status register (FLASH_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . 132

4.10.6 FLASH control register (FLASH_CR) . . . . . . . . . . . . . . . . . . . . . . . . . 134

4.10.7 FLASH ECC register (FLASH_ECCR) . . . . . . . . . . . . . . . . . . . . . . . . 136

4.10.8 FLASH option register (FLASH_OPTR) . . . . . . . . . . . . . . . . . . . . . . . 137

4.10.9 FLASH PCROP zone A start address register

(FLASH_PCROP1ASR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140

4.10.10 FLASH PCROP zone A end address register

(FLASH_PCROP1AER) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140

4.10.11 FLASH WRP area A address register (FLASH_WRP1AR) . . . . . . . . . 141

4.10.12 FLASH WRP area B address register (FLASH_WRP1BR) . . . . . . . . . 142

4.10.13 FLASH PCROP zone B start address register

(FLASH_PCROP1BSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143

4.10.14 FLASH PCROP zone B end address register

(FLASH_PCROP1BER) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143

4.10.15 FLASH IPCC mailbox data buffer address register

(FLASH_IPCCBR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144

4.10.16 FLASH CPU2 access control register (FLASH_C2ACR) . . . . . . . . . . 145

4.10.17 FLASH CPU2 status register (FLASH_C2SR) . . . . . . . . . . . . . . . . . . 145

RM0453 Rev 5 5/1450

RM0453 Contents

44

4.10.18 FLASH CPU2 control register (FLASH_C2CR) . . . . . . . . . . . . . . . . . . 147

4.10.19 FLASH secure flash start address register (FLASH_SFR) . . . . . . . . . 149

4.10.20 FLASH secure SRAM start address and CPU2 reset vector register

(FLASH_SRRVR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150

4.10.21 FLASH register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153

5 Sub-GHz radio (SUBGHZ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155

5.1 Sub-GHz radio introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155

5.2 Sub-GHz radio main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155

5.3 Sub-GHz radio functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . 156

5.3.1 General description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156

5.3.2 Sub-GHz radio signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156

5.3.3 Transmitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157

5.3.4 Receiver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158

5.3.5 RF-PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159

5.3.6 Intermediate frequencies . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159

5.4 Sub-GHz radio clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160

5.4.1 Internal oscillators . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160

5.4.2 HSE32 reference clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160

5.5 Sub-GHz radio modems . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161

5.5.1 LoRa modem . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161

5.5.2 LoRa framing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163

5.5.3 FSK modem . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 165

5.5.4 MSK modem . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166

5.5.5 Generic framing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166

5.5.6 BPSK modem . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 168

5.5.7 BPSK framing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169

5.6 Sub-GHz radio data buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169

5.6.1 Receive data buffer operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170

5.6.2 Transmit data buffer operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170

5.7 Sub-GHz radio operating modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170

5.7.1 Startup mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172

5.7.2 Sleep mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172

5.7.3 Calibration mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172

5.7.4 Standby mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173

5.7.5 Frequency synthesis mode (FS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173

5.7.6 Transmit mode (TX) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173

Contents RM0453

6/1450 RM0453 Rev 5

5.7.7 Receive mode (RX) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174

5.7.8 Active mode switching time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174

5.8 Sub-GHz radio SPI interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175

5.8.1 Sub-GHz radio command structure . . . . . . . . . . . . . . . . . . . . . . . . . . . 176

5.8.2 Register and buffer access commands . . . . . . . . . . . . . . . . . . . . . . . . 176

5.8.3 Operating mode commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178

5.8.4 Sub-GHz radio configuration commands . . . . . . . . . . . . . . . . . . . . . . . 183

5.8.5 Communication status information commands . . . . . . . . . . . . . . . . . . 194

5.8.6 IRQ interrupt commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 197

5.8.7 Miscellaneous commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199

5.8.8 Set_TcxoMode command . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 202

5.8.9 Sub-GHz radio commands overview . . . . . . . . . . . . . . . . . . . . . . . . . . 203

5.9 Sub-GHz radio application configuration . . . . . . . . . . . . . . . . . . . . . . . . 205

5.9.1 Basic sequence for LoRa, (G)MSK and (G)FSK transmit operation . . 205

5.9.2 Basic sequence for LoRa and (G)FSK receive operation . . . . . . . . . . 206

5.9.3 Basic sequence for BPSK transmit operation . . . . . . . . . . . . . . . . . . . 207

5.10 Sub-GHz radio registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 207

5.10.1 Sub-GHz radio ramp-up MSB register (SUBGHZ_RAM_RAMPUPH) 207

5.10.2 Sub-GHz radio ramp-up LSB register (SUBGHZ_RAM_RAMPUPL) . 208

5.10.3 Sub-GHz radio ramp-down MSB register

(SUBGHZ_RAM_RAMPDNH) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 208

5.10.4 Sub-GHz radio ramp-down LSB register

(SUBGHZ_RAM_RAMPDNL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 208

5.10.5 Sub-GHz radio frame limit MSB register

(SUBGHZ_RAM_FRAMELIMH) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 208

5.10.6 Sub-GHz radio frame limit LSB register

(SUBGHZ_RAM_FRAMELIML) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 209

5.10.7 Sub-GHz radio generic bit synchronization register

(SUBGHZ_GBSYNCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 209

5.10.8 Sub-GHz radio generic CFO MSB register (SUBGHZ_GCFORH) . . . 209

5.10.9 Sub-GHz radio generic CFO LSB register (SUBGHZ_GCFORL) . . . . 210

5.10.10 Sub-GHz radio generic packet control 1 register

(SUBGHZ_GPKTCTL1R) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210

5.10.11 Sub-GHz radio generic packet control 1A register

(SUBGHZ_GPKTCTL1AR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210

5.10.12 Sub-GHz radio generic whitening LSB register

(SUBGHZ_GWHITEINIRL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211

5.10.13 Sub-GHz radio generic payload length register

(SUBGHZ_GRTXPLDLEN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211

RM0453 Rev 5 7/1450

RM0453 Contents

44

5.10.14 Sub-GHz radio generic CRC initial MSB register

(SUBGHZ_GCRCINIRH) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211

5.10.15 Sub-GHz radio generic CRC initial LSB register

(SUBGHZ_GCRCINIRL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212

5.10.16 Sub-GHz radio generic CRC polynomial MSB register

(SUBGHZ_GCRCPOLRH) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212

5.10.17 Sub-GHz radio generic CRC polynomial LSB register

(SUBGHZ_GCRCPOLRL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212

5.10.18 Sub-GHz radio generic synchronization word control register 0

(SUBGHZ_GSYNCR0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213

5.10.19 Sub-GHz radio generic synchronization word control register 1

(SUBGHZ_GSYNCR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213

5.10.20 Sub-GHz radio generic synchronization word control register 2

(SUBGHZ_GSYNCR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213

5.10.21 Sub-GHz radio generic synchronization word control register 3

(SUBGHZ_GSYNCR3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213

5.10.22 Sub-GHz radio generic synchronization word control register 4

(SUBGHZ_GSYNCR4) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214

5.10.23 Sub-GHz radio generic synchronization word control register 5

(SUBGHZ_GSYNCR5) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214

5.10.24 Sub-GHz radio generic synchronization word control register 6

(SUBGHZ_GSYNCR6) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214

5.10.25 Sub-GHz radio generic synchronization word control register 7

(SUBGHZ_GSYNCR7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214

5.10.26 Sub-GHz radio generic node address register

(SUBGHZ_GNODEADR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215

5.10.27 Sub-GHz radio generic broadcast address register

(SUBGHZ_GBCASTADDR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215

5.10.28 Sub-GHz radio generic AFC register (SUBGHZ_GAFCR) . . . . . . . . . 215

5.10.29 Sub-GHz radio LoRa payload length register

(SUBGHZ_LPLDLENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215

5.10.30 Sub-GHz radio synchro timeout register

(SUBGHZ_LSYNCTIMEOUTR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 216

5.10.31 Sub-GHz radio LoRa IQ polarity MSB register (SUBGHZ_LIQPOLR) 216

5.10.32 Sub-GHz radio LoRa IQ polarity LSB register (SUBGHZ_LIQPOLR) . 216

5.10.33 Sub-GHz radio LoRa synchronization word MSB register

(SUBGHZ_LSYNCRH) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 216

5.10.34 Sub-GHz radio LoRa synchronization word LSB register

(SUBGHZ_LSYNCRL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 217

5.10.35 Sub-GHz radio Tx address pointer register (SUBGHZ_TXADRPTR) . 217

5.10.36 Sub-GHz radio Rx address pointer register

(SUBGHZ_RXADRPTRR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 217

5.10.37 Sub-GHz radio bandwidth select register (SUBGHZ_BWSELR) . . . . . 218

Contents RM0453

8/1450 RM0453 Rev 5

5.10.38 Sub-GHz radio random number register 3 (SUBGHZ_RNGR3) . . . . . 218

5.10.39 Sub-GHz radio random number register 2 (SUBGHZ_RNGR2) . . . . . 218

5.10.40 Sub-GHz radio random number register 1 (SUBGHZ_RNGR1) . . . . . 218

5.10.41 Sub-GHz radio random number register 0 (SUBGHZ_RNGR0) . . . . . 219

5.10.42 Sub-GHz radio SD resolution register (SUBGHZ_SDCFG0R) . . . . . . 219

5.10.43 Sub-GHz radio AGC RSSI control register

(SUBGHZ_AGCRSSICTL0R) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219

5.10.44 Sub-GHz radio receiver gain control register (SUBGHZ_RXGAINCR) 219

5.10.45 Sub-GHz radio AGC reset configuration register

(SUBGHZ_AGCGFORSTCFGR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220

5.10.46 Sub-GHz radio AGC reset power threshold register

(SUBGHZ_AGCGFORSTPOWTHR) . . . . . . . . . . . . . . . . . . . . . . . . . . 220

5.10.47 Sub-GHz radio Tx clamp register (SUBGHZ_TXCLAMPR) . . . . . . . . . 220

5.10.48 Sub-GHz radio disable LNA register (REG_ANA_LNA) . . . . . . . . . . . 221

5.10.49 Sub-GHz radio disable mixer register (REG_ANA_MIXER) . . . . . . . . 221

5.10.50 Sub-GHz radio PA over current protection register

(SUBGHZ_PAOCPR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221

5.10.51 Sub-GHz radio RTC control register (SUBGHZ_RTCCTLR) . . . . . . . . 221

5.10.52 Sub-GHz radio RTC period MSB register (SUBGHZ_RTCPRDR2) . . 222

5.10.53 Sub-GHz radio RTC period mid-byte register

(SUBGHZ_RTCPRDR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 222

5.10.54 Sub-GHz radio RTC period LSB register (SUBGHZ_RTCPRDR0) . . . 222

5.10.55 Sub-GHz radio HSE32 OSC_IN capacitor trim register

(SUBGHZ_HSEINTRIMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 223

5.10.56 Sub-GHz radio HSE32 OSC_OUT capacitor trim register

(SUBGHZ_HSEOUTTRIMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 223

5.10.57 Sub-GHz radio SMPS control 0 register (SUBGHZ_SMPSC0R) . . . . 224

5.10.58 Sub-GHz radio power control register (SUBGHZ_PCR) . . . . . . . . . . . 224

5.10.59 Sub-GHz radio regulator drive control register

(SUBGHZ_REGDRVCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 225

5.10.60 Sub-GHz radio SMPS control 2 register (SUBGHZ_SMPSC2R) . . . . 225

5.10.61 Sub-GHz radio register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 226

6 Power control (PWR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 228

6.1 Power supplies . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 228

6.1.1 Independent analog peripherals supply . . . . . . . . . . . . . . . . . . . . . . . . 231

6.1.2 Battery backup domain . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231

6.1.3 Voltage regulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 233

6.1.4 Dynamic voltage scaling management . . . . . . . . . . . . . . . . . . . . . . . . 233

RM0453 Rev 5 9/1450

RM0453 Contents

44

6.2 Power supply supervisor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 234

6.2.1 Power-on reset (POR)/power-down reset (PDR)

/Brownout reset (BOR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 234

6.2.2 Programmable voltage detector (PVD) . . . . . . . . . . . . . . . . . . . . . . . . 235

6.2.3 Peripheral voltage monitoring (PVM) . . . . . . . . . . . . . . . . . . . . . . . . . . 236

6.2.4 Radio end of life (EOL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 237

6.3 Radio busy management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 237

6.4 CPU2 boot . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 239

6.5 Low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 241

6.5.1 Run mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249

6.5.2 Low-power run mode (LPRun) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249

6.5.3 Enter low-power mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 250

6.5.4 Exit low-power mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 250

6.5.5 Sleep mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 252

6.5.6 Low-power sleep mode (LPSleep) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253

6.5.7 Stop 0 mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254

6.5.8 Stop 1 mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 256

6.5.9 Stop 2 mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 257

6.5.10 Standby mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259

6.5.11 Shutdown mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 261

6.5.12 Auto-wake-up from low-power mode . . . . . . . . . . . . . . . . . . . . . . . . . . 262

6.6 PWR registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 263

6.6.1 PWR control register 1 (PWR_CR1) . . . . . . . . . . . . . . . . . . . . . . . . . . 263

6.6.2 PWR control register 2 (PWR_CR2) . . . . . . . . . . . . . . . . . . . . . . . . . . 265

6.6.3 PWR control register 3 (PWR_CR3) . . . . . . . . . . . . . . . . . . . . . . . . . . 266

6.6.4 PWR control register 4 (PWR_CR4) . . . . . . . . . . . . . . . . . . . . . . . . . . 268

6.6.5 PWR status register 1 (PWR_SR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . 269

6.6.6 Power status register 2 (PWR_SR2) . . . . . . . . . . . . . . . . . . . . . . . . . . 270

6.6.7 PWR status clear register (PWR_SCR) . . . . . . . . . . . . . . . . . . . . . . . . 272

6.6.8 PWR control register 5 (PWR_CR5) . . . . . . . . . . . . . . . . . . . . . . . . . . 273

6.6.9 PWR port A pull-up control register (PWR_PUCRA) . . . . . . . . . . . . . . 274

6.6.10 PWR port A pull-down control register (PWR_PDCRA) . . . . . . . . . . . . 274

6.6.11 PWR port B pull-up control register (PWR_PUCRB) . . . . . . . . . . . . . . 275

6.6.12 PWR port B pull-down control register (PWR_PDCRB) . . . . . . . . . . . 275

6.6.13 PWR port C pull-up control register (PWR_PUCRC) . . . . . . . . . . . . . 276

6.6.14 PWR port C pull-down control register (PWR_PDCRC) . . . . . . . . . . . 276

6.6.15 PWR port H pull-up control register (PWR_PUCRH) . . . . . . . . . . . . . 277

Contents RM0453

10/1450 RM0453 Rev 5

6.6.16 PWR port H pull-down control register (PWR_PDCRH) . . . . . . . . . . . 277

6.6.17 PWR CPU2 control register 1 (PWR_C2CR1) . . . . . . . . . . . . . . . . . . 278

6.6.18 PWR CPU2 control register 3 (PWR_C2CR3) . . . . . . . . . . . . . . . . . . 279

6.6.19 PWR extended status and status clear register (PWR_EXTSCR) . . . 280

6.6.20 PWR security configuration register (PWR_SECCFGR) . . . . . . . . . . . 282

6.6.21 PWR sub-GHz SPI control register (PWR_SUBGHZSPICR) . . . . . . . 282

6.6.22 PWR RSS command register (PWR_RSSCMDR) . . . . . . . . . . . . . . . 283

6.6.23 PWR register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 283

7 Reset and clock control (RCC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 286

7.1 Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 286

7.1.1 Power reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 286

7.1.2 System reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 286

7.1.3 Backup domain reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 288

7.1.4 Sub-GHz radio reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 288

7.1.5 PKA SRAM reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 288

7.2 Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 288

7.2.1 HSE32 clock with trimming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 291

7.2.2 HSI16 clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 294

7.2.3 MSI clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 294

7.2.4 PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 295

7.2.5 LSE clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 296

7.2.6 LSI clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 297

7.2.7 Clock source stabilization time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 297

7.2.8 System clock (SYSCLK) selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . 297

7.2.9 Clock source frequency versus voltage scaling . . . . . . . . . . . . . . . . . . 298

7.2.10 Clock security system on HSE32 (CSS) . . . . . . . . . . . . . . . . . . . . . . . 298

7.2.11 Clock security system on LSE (LSECSS) . . . . . . . . . . . . . . . . . . . . . . 299

7.2.12 SPI2S2 clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 299

7.2.13 Sub-GHz radio SPI clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 299

7.2.14 ADC clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 300

7.2.15 RTC clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 300

7.2.16 Timer clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 300

7.2.17 Watchdog clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 301

7.2.18 True RNG clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 301

7.2.19 Clock-out capability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 301

7.2.20 Internal/external clock measurement with TIM16/TIM17 . . . . . . . . . . . 302